DIALOG(R)File 347:JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

04619415 **Image available**

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.: **06-291315** [JP 6291315 A]

PUBLISHED: October 18, 1994 (19941018)

INVENTOR(s): YAMAZAKI SHUNPEI

MASE AKIRA

HIROKI MASAAKI

TAKEMURA YASUHIKO

CHIYOU KOUYUU

UOJI HIDEKI

NEMOTO HIDEKI

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.: 04-034194 [JP 9234194]

FILED: January 24, 1992 (19920124)

INTL CLASS: [5] H01L-029/784; G02F-001/136; H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R002 (LASERS); R003 (ELECTRON BEAM); R004 (PLASMA); R096

(ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC

MATERIALS -- Metal Oxide Semiconductors, MOS); R100

(ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL: Section: , Section No. FFFFFF, Vol. 94, No. 10, Pg. FFFFFF,

FF, FFFF (FFFFFFF)

ABSTRACT

PURPOSE: To reduce the leakage current when a reverse bias is applied, by making the channel length longer than the length of the gate electrode in the channel length direction to form, in the portion contacting with the source or drain region of the channel region, an offset region where the field by the gate electrode is not applied or weak.

CONSTITUTION: As the gate electrode portion to form a gate electrode 15 and an oxide layer 16, a material which can be anodized is selected, and the surface portion thereof is anodized to form the oxide layer 16. As a result, the distance between a source region 20 in which ions are implanted and a drain region 21, or a channel length 28 is longer than the effective length of the gate electrode 15 by about two times the thickness of the oxide layer 16. Consequently, to portions 26 and 27 in a channel region 19 opposed to the oxide layer 16 formed on both side of the gate electrode through a gate insulation film 17, the field by the gate electrode is not applied at all, or it is very weak as compared with the portion right under the gata electrode.

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-291315

(43)公開日 平成6年(1994)10月18日


(51) Int. Cl. ⁵ H01L 29/784	識別記号		FI	F I							
G02F 1/136 H01L 21/336	500	9119-2K									
		9056-4M	H01L 29/78	3		311	Н				
		9056-4M				311	P				
			審査	請求	有	請求項の	数4	FD	(全11頁)		
(21)出願番号	特顯平4-34194		(71)出願人	00015	387	8					
				株式会	会社	半導体工	ネルキ	一研究	究所		
(22)出顧日	平成4年(1992)1	月24日		神奈川	川県	厚木市長	谷398和	番地			
			(72)発明者	山崎	舜	平					
(31)優先権主張番号	特願平3-237100			神奈川	川県	厚木市長	谷398和	番地	株式会社半		
(32)優先日	平3 (1991) 8月2	3日		導体に	エネ	ルギー研	究所内]			
(33)優先権主張国	日本(JP)		(72)発明者	間瀬	晃						
	·			神奈川	川県	厚木市長	谷398和	番地	株式会社半		
				導体コ	エネ	ルギー研	究所内]			
			(72)発明者	▲ ひ?	3 ▼ :	木 正明					
				神奈川	川県	厚木市長	谷398和	野地	株式会社半		
				導体コ	エネ	ルギー研	究所内	3			
									最終頁に続く		

(54) 【発明の名称】半導体装置とその作製方法

(57)【要約】

【目的】 アクティブマトリクス型電気光学装置に用いる薄膜絶縁ゲート型電解効果トランジスタにおいて、逆バイアス時のリーク電流を減少せしめた半導体装置とその作製方法を提供する。

【構成】 絶縁ゲート型電解効果トランジスタにおいて、チャネル長をゲート電極のチャネル長方向の長さよりも長くすることにより、チャネル領域の両側部にゲート電極による電界の全くかからないあるいはゲート電極垂直下に比較して非常に弱いオフセット領域を形成することを特徴とする。



【特許請求の範囲】

【請求項1】絶縁基板上に少なくとも半導体層、絶縁膜 層および導体層を有する絶縁ゲート型電界効果トランジ スタにおいて、チャネル長がゲート電極のチャネル長方 向の長さよりも長い事を特徴とする半導体装置。

1

【請求項2】請求項1において、チャネル長はゲート電 極のチャネル長方向の長さよりもゲート電極表面に形成 されたる酸化物層の厚みの概略2倍程度長いことを特徴 とする半導体装置。

【請求項3】絶縁基板上に少なくとも半導体層、絶縁膜 10 層および導体層を有する絶縁ゲート型電界効果トランジ スタの作製方法において、半導体層およびゲート絶縁膜 層を形成後に陽極酸化可能な材料によってゲート電極部 を形成した後に、前記半導体層にp型化またはn型化せ しめる不純物イオンを注入してソースまたはドレイン領 域を形成した後に、前記ゲート電極部表面を陽極酸化 し、その後に熱処理工程を有することを特徴とする半導 体装置の作製方法。

【請求項4】絶縁基板上に少なくとも半導体層、絶縁膜 層および導体層を有する絶縁ゲート型電界効果トランジ 20 スタの作製方法において、半導体層およびゲート絶縁膜 層を形成後に陽極酸化可能な材料によってゲート電極部 を形成した後に、前記ゲート電極部表面を陽極酸化し、 その後に前記半導体層にp型化またはn型化せしめる不 純物イオンを注入してソースまたはドレイン領域を形成 した後に、熱処理工程を有することを特徴とする半導体 装置の作製方法。

【発明の詳細な説明】

[0001]

型電気光学装置、特にアクティブマトリクス型液晶電気 光学装置等に利用でき、明解なスイッチング特性を有す る電界効果型トランジスタの構造およびその作製方法を 示すものである。

[0002]

【従来の技術】従来のアクティブマトリクス型液晶電気 光学装置に用いる薄膜絶縁ゲート型電界効果トランジス 夕は、図2に示すような構造を有している。絶縁基板9 上にプロッキング層8を有し、ソース4、ドレイン5、 およびチャネル領域3を有する半導体層上にゲート絶縁 40 膜2とゲート電極1を有する。その上に層間絶縁膜12 およびソース電極6、ドレイン電極7を有する。

【0003】この従来の絶縁ゲート型電界効果トランジ スタの作製手順は、ガラス基板9上にプロッキング層を SiO、をターゲットとしてスパッタ法で成膜したのち に、プラズマCVD法を用いて半導体層を作製し、それ をパターンニングすることでソース、ドレイン、チャネ ル領域となる半導体層を形成の後に、スパッタ法を用い て酸化珪素からなるゲート絶縁膜2を成膜し、その後減 圧CVD法を用いてP(リン)を高濃度ドープしたゲー 50 る。

ト電極用導電層を成膜の後にパターニングを施してゲー ト電極1を作製する。その後、ゲート電極をマスクとし た不純物イオンの注入を行い、ソース5およびドレイン 4を作製し、その後熱処理を行って活性化を行う、とい うものであった。

【0004】この様に作製した絶縁ゲート型電界効果ト ランジスタは、ゲート電極1のチャネル長方向の長さと チャネル長10はほぼ等しい。

[0005]

【発明が解決しようとする課題】この様な構造を有する 絶縁ゲート型電界効果トランジスタの電流電圧特性はn チャネルの場合図3に示す様に、逆バイアス領域13に おいて、ソースドレイン間の印加電圧が増加するにつれ て、リーク電流が増加するという欠点を有していた。

【0006】この様なリーク電流が増した場合、この素 子をアクティブマトリクス型液晶電気光学装置に用いた 時には、図5(A)に示した様に、書き込み電流30を 通じて液晶29に蓄電された電荷は、非書き込み期間中 に素子のリーク部分を通してリーク電流31が放電され てしまい、良好なコントラストを得ることができなかっ

【0007】そのために、このような場合従来例として 図5(B)に示した様に、電荷保持のためのコンデンサ -32を設置することが必要になっていた。しかしなが ら、これらコンデンサーを形成するためには、金属配線 による容量用の電極を必要とするために、開口率を低下 させる要因となっていた。またこれをITOなどの透明 電極にて形成し開口率を向上させる例も報告されている が、余分なプロセスを必要とするために、歓迎されるも 【産業上の利用分野】本発明は、アクティブマトリクス 30 のではなかった。本発明は以上の様な問題を解決するも のである。

[0008]

【問題を解決するための手段】この問題の一つの解決方 法として、本発明者らは絶縁ゲート型電界効果トランジ スタにおいて、チャネル長(ソース領域とドレイン領域 の間の距離)をゲート電極のチャネル長方向の長さより も長くすることにより、チャネル領域のうちのソース領 域またはドレイン領域に接する部分にゲート電極による 電界のかからないまたは非常に弱いオフセット領域を形 成することで、図4に示すような電流電圧特性をとるこ とを知見した。

【0009】本発明の基本的な構成を図1に示す。絶縁 基板25上にブロッキング層24があり、その上に半導 体層としてソース領域20、ドレイン領域21、および チャネル領域19を設ける。チャネル領域19上にはゲ ート絶縁膜17とその上に陽極酸化可能な材料を陽極酸 化して絶縁層である酸化物層16を形成したゲート電極 15が形成されている。ソース領域、ドレイン領域にそ れぞれ接してソース電極22、ドレイン電極23を設け

【0010】図1に示す様に、ゲート電極15と酸化物層16となるゲート電極部に陽極酸化が可能な材料を選び、その表面部分を陽極酸化して酸化物層16を形成することで、イオン打ち込みの領域であるソース領域20とドレイン領域21の間の距離すなわちチャネル長28は、実質的なゲート電極15のチャネル長方向の長さよりも酸化物層16の厚みの概略2倍程度長くなる。ゲート電極部の材料としては、主としてチタン(Ti)、アルミニウム(A1)、タンタル(Ta)、クロム(Cr)、シリコン(Si)単体、あるいはそれらの合金が10適している。

【0011】その結果、ゲート電極両側面に形成されたる酸化物層16にゲート絶縁膜17を介して向かい合うチャネル領域19中の部分26および27には、ゲート電極による電界が全くかからないあるいはゲート電極の垂直下の部分と比較して非常に弱くなる。

【0012】本装置の作製方法は、ソース、ドレイン、チャネル領域となる半導体層およびゲート絶縁膜層17を形成後に陽極酸化可能な材料によってゲート電極部を形成した後に、前記半導体層にp型化またはn型化せし 20める不純物イオンを注入してソース領域20およびドレイン領域21を形成し、その後ゲート電極部表面部分を陽極酸化してゲート電極15と酸化物層16を形成し、熱処理工程等を施す、というものである。

【0013】または、前記半導体層およびゲート絶縁膜層17を形成後に陽極酸化可能な材料によってゲート電極部を形成した後に、ゲート電極部表面部分を陽極酸化してゲート電極15と酸化物層16を形成して、その後前記半導体層にp型化またはn型化せしめる不純物イオンを注入してソース領域20およびドレイン領域21を形成してから熱処理工程を施す工程でも良い。

【0014】以上のような工程をとることで、チャネル 長がゲート電極のチャネル長方向の長さより長い絶縁ゲート型電界効果トランジスタを、マスクずれ等による性 能のばらつきなどを発生することなく容易かつ確実に作 製することが可能となる。

【0015】以下に実施例を示す。

【実施例】

【0016】〔実施例1〕本実施例では、対角1インチを有する液晶電気光学装置を用いた、ビデオカメラ用ビ 40ューファインダーを作製し、本発明を実施したので説明を加える。

【0017】本実施例では画素数が387×128の構成にして、本発明の構成を有した低温プロセスによる高移動度TFT(薄膜トランジスタ)を用いた素子を形成し、ビューファインダーを構成した。本実施例で使用する液晶表示装置の基板上のアクティブ素子の配置の様子を図7に示し、図6に本実施例の回路図を示す。図7のA-A′断面およびB-B′断面を示す作製プロセスを図8に描く。A-A′断面はNTFTを示し、B-B′

断面はPTFTを示す。

【0018】図8(A)において、安価な、700℃以下、例えば約600℃の熱処理に耐え得るガラス基板51上にマグネトロンRF(高周波)スパッタ法を用いてブロッキング層52としての酸化珪素膜を1000~3000Åの厚さに作製する。プロセス条件は酸素100%雰囲気、成膜温度150℃、出力400~800W、圧力0.5 Paとした。ターゲットに石英または単結晶シリコンを用いた成膜速度は30~100Å/分であった。

【0019】この上にシリコン膜をLPCVD(減圧気相)法、スパッタ法またはプラズマCVD法により形成した。減圧気相法で形成する場合、結晶化温度よりも100~200℃低い450~550℃、例えば530℃でジシラン(Si, H₆) またはトリシラン(Si, H₆) をCVD装置に供給して成膜した。反応炉内圧力は30~300 Paとした。成膜速度は50~250A/分であった。PTFTとNTFTとのスレッシュホールド電圧(Vth)に概略同一に制御するため、ホウ素をジボランを用いて1×10¹⁵~1×10¹⁶ cm⁻³の濃度として成膜中に添加してもよい。

【0020】スパッタ法で行う場合、スパッタ前の背圧を 1×10^{-5} Pa以下とし、単結晶シリコンをターゲットとして、アルゴンに水素を $20\sim80\%$ 混入した雰囲気で行った。例えばアルゴン20%、水素80%とした。成膜温度は150%、周波数は13.56 MH2、スパッタ出力は $400\sim800$ W、圧力は0.5 Paであった。

【0021】プラズマCVD法により珪素膜を作製する場合、温度は例えば300℃とし、モノシラン(SiH)またはジシラン(Si_2H_4)を用いた。これらをPCVD装置内に導入し、13.56MHzの高周波電力を加えて成膜した。

【0022】これらの方法によって形成された被膜は、酸素が 5×10^{11} cm 3 以下であることが好ましい。この酸素濃度が高いと、結晶化させにくく、熱アニール温度を高くまたは熱アニール時間を長くしなければならない。また少なすぎると、バックライトによりオフ状態のリーク電流が増加してしまう。そのため 4×10^{11} cm 3 の範囲とした。水素は 4×10^{11} cm 3 であり、珪素 4×10^{11} cm 3 として比較すると1 原子%であった。

【0023】上記方法によって、アモルファス状態の珪素膜を500~5000Å、例えば1500Åの厚さに作製の後、450~700℃の温度にて12~70時間非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気下にて600℃の温度で保持した。珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が存在せず、全体が均一に加熱アニールされる。即ち、成膜時はアモルファス構造を50 有し、また水素は単に混入しているのみである。

5

【0024】アニールにより、珪素膜はアモルファス構 造から秩序性の高い状態に移り、一部は結晶状態を呈す る。特にシリコンの成膜後の状態で比較的秩序性の高い 領域は特に結晶化をして結晶状態となろうとする。しか しこれらの領域間に存在する珪素により互いの結合がな されるため、珪素同志は互いにひっぱりあう。レーザラ マン分光により測定すると単結晶の珪素のピーク522 cm-'より低周波側にシフトしたピークが観察される。そ れの見掛け上の粒径は半値巾から計算すると、50~5 際はこの結晶性の高い領域は多数あってクラスタ構造を 有し、各クラスタ間は互いに珪素同志で結合(アンカリ ング)がされたセミアモルファス構造の被膜を形成させ

【0025】結果として、被膜は実質的にグレインバウ ンダリ(以下GBという)がないといってもよい状態を 呈する。キャリアは各クラスタ間をアンカリングされた 個所を通じ互いに容易に移動し得るため、いわゆるGBの 明確に存在する多結晶珪素よりも高いキャリア移動度と なる。即ちホール移動度(μ h)=10~200cm²/ V S e c、電子移動度 (μe) = 15~300 cm² / V Secが得られる。

ることができた。

【0026】他方、上記の如き中温でのアニールではな く、900~1200℃の高温アニールにより被膜を多 結晶化してもよい、しかしその場合は核からの固相成長 により被膜中の不純物の偏析がおきて、GBには酸素、 炭素、窒素等の不純物が多くなり、結晶中の移動度は大 きいが、GBでのバリア(障壁)を作ってそこでのキャ リアの移動を阻害してしまう。結果として10cm¹/Vsec 以上の移動度がなかなか得られないのが実情である。そ 30 のために酸素、炭素、窒素等の不純物濃度をセミアモル ファスのものよりも数分の1から数十分の1にする必要 がある。その様にした場合、50~100cm²/Vse cが得られた。

【0027】このようにして形成した珪素膜にフォトエ ッチングを施し、NTFT用の半導体層53(チャネル 巾20μm)、PTFT用の半導体層54を作製した。

【0028】この上にゲート絶縁膜となる酸化珪素膜を 500~2000 A 例えば1000 A の厚さに形成し た。これはプロッキング層としての酸化珪素膜の作製と 40 同一条件とした。これを成膜中に弗素を少量添加し、ナ トリウムイオンの固定化をさせてもよい。

【0029】この後、この上側にアルミニウム膜を形成 した。これをフォトマスクにてパターニングして図8 (B) を得た。NTFT用のゲート絶縁膜55、ゲート電 極部56を形成し、両者のチャネル長方向の長さは10 μ mすなわちチャネル長を 10μ mとした。同様に、PTFT用のゲート絶縁膜57、ゲート電極部58を形成 し、両者のチャネル長方向の長さは7μmすなわちチャ ネル長を7μmとした。また双方のゲート電極部56、

58の厚さは共に 0.8 μmとした。 図8 (C) におい て、PTFT用のソース59、ドレイン60に対し、ホ ウ素(B)を1~5×10¹ cm⁻¹のドーズ量でイオン注 入法により添加した。次に図8 (D) の如く、フォトレ ジスト61をフォトマスクを用いて形成した。NTFT

用のソース62、ドレイン63としてリン(P)を1~ 5×10¹ cm⁻¹のドーズ量でイオン注入法により添加し た。

【0030】その後、ゲート電極部に陽極酸化を施し 00Åとマイクロクリスタルのようになっているが、実 10 た。L-酒石酸をエチレングリコールに5%の濃度で希 釈し、アンモニアを用いてpHを7.0±0.2に調整 した。その溶液中に基板を浸し、定電流源の+側を接続 し、一側には白金の電極を接続して20mAの定電流状 態で電圧を印加し、150Vに到達するまで酸化を継続 した。さらに、150Vで定電圧状態で加え0.1mA 以下になるまで酸化を継続した。このようにして、ゲー ト電極部56、58の表面に酸化アルミニウム層64を 形成し、NTFT用のゲート電極65、PTFT用のゲ ート電極66を得た。酸化アルミニウム層64は0.3 μmの厚さに形成した。

> 【0031】次に、600℃にて10~50時間再び加 熱アニールを行った。NTFTのソース62、ドレイン 63、PTFTのソース59、ドレイン60を不純物を 活性化してN'、P'として作製した。またゲイト絶縁 膜55、57下にはチャネル形成領域67、68がセミ アモルファス半導体として形成されている。

> 【0032】本作製方法においては、不純物のイオン注 入とゲート電極周囲の陽極酸化の順序を入れ換えても良 い。この様に、ゲート電極の周囲に酸化金属からなる絶 緑層を形成したことで、ゲート電極の実質長さは、チャ ネル長さよりも絶縁膜の厚さの2倍分、この場合は0. 6 μmだけ短くなることになり、電界のかからないオフ セット領域を設けることで、逆バイアス時のリーク電流 を減少させることが出来た。

【0033】本実施例では熱アニールは図8(A)、

(E)で2回行った。しかし図8(A)のアニールは求 める特性により省略し、双方を図8(E)のアニールに より兼ね製造時間の短縮を図ってもよい。図8(E)に おいて、層間絶縁物69を前記したスパッタ法により酸 化珪素膜の形成として行った。この酸化珪素膜の形成は LPCVD法、光CVD法、常圧CVD法を用いてもよ い。層間絶縁物は $0.2\sim0.6\mu$ mたとえば 0.3μ mの厚さに形成し、その後、フォトマスクを用いて電極 用の窓70を形成した。さらに、図8(F)に示す如く これら全体にアルミニウムをスパッタ法により形成し、 リード71、73、およびコンタクト72をフォトマス クを用いて作製した後、表面を平坦化用有機樹脂74例 えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴 あけをフォトマスクにて行った。

【0034】2つのTFTを相補型構成とし、かつその

出力端を液晶装置の一方の画素の電極を透明電極として それに連結するため、スパッタ法によりITO(インジ ュームスズ酸化膜)を形成した。それをフォトマスクに よりエッチングし、電極75を構成させた。このITO は室温~150℃で成膜し、200~400℃の酸素ま たは大気中のアニールにより成就した。かくの如くにし TNTFT76とPTFT77と透明導電膜の電極75 とを同一ガラス基板51上に作製した。得られたTFT の電気的な特性はPTFTで移動度は20 (cm²/Vs)、 Vihは-5.9 (V) で、NTFTで移動度は40 (cm 10 '/Vs) 、 V thは 5. 0 (V) であった。

【0035】上記の様な方法に従って液晶装置用の一方 の基板を作製した。この液晶表示装置の電極等の配置は 図7に示している。NTFT76およびPTFT77を 第1の信号線40と第2の信号線41との交差部に設け た。このようなC/TFTを用いたマトリクス構成を有 せしめた。NTFT76は、ドレイン63の入力端のリ ード71を介し第2の信号線41に連結され、ゲート5 6は多層配線形成がなされた信号線40に連結されてい る。ソース62の出力端はコンタクト72を介して画素 20 の電極75に連結している。

【0036】他方、PTFT77はドレイン60の入力 端がリード73を介して第2の信号線41に連結され、 ゲート58は信号線40に、ソース59の出力端はコン タクト72を介してNTFTと同様に画素電極75に連 結している。かかる構造を左右、上下に繰り返すことに より、本実施例は構成されている。

【0037】次に第二の基板として、青板ガラス上にス パッタ法を用いて、酸化珪素膜を2000人積層した基 板上に、やはり スパッタ法によりITO(インジュー ム・スズ酸化膜)を形成した。このITOは室温~15 0℃で成膜し、200~400℃の酸素または大気中の アニールにより成就した。また、この基板上にカラーフ ィルターを形成して、第二の基板とした。

【0038】その後、前記第一の基板と第二の基板によ って、紫外線硬化型アクリル樹脂とネマチック液晶組成 物の6対4の混合物を挟持し、周囲をエポキシ性接着剤 にて固定した。基板上のリードはそのピッチが46 µm と微細なため、COG法を用いて接続をおこなった。本 実施例ではICチップ上に設けた金バンプをエポキシ系 40 の銀パラジウム樹脂で接続し、ICチップと基板間を固 着と封止を目的としたエポキシ変成アクリル樹脂にて埋 めて固定する方法を用いた。その後、外側に偏光板を貼 り、透過型の液晶表示装置を得た。

【0039】〔実施例2〕本実施例ではオフセット領域 の幅によるセミアモルファスシリコンTFTの特性の違 いについて記述する。本実施例では、セミアモルファス シリコンTFTはアルミニウムゲートとし、アルミニウ ムゲートの周囲を陽極酸化法によって酸化することによ って、オフセット領域を形成させた。以下に詳細な作製 50 エネルギーが350mJのレーザーパルスを50ショッ

方法を記述する。

【0040】ガラス基板上に窒化珪素膜と酸化珪素膜の 多層膜を形成し、プラズマCVD法によって、アモルフ ァス上のシリコン膜を150nm形成した。パターニン グでは、その幅を80 µmとした。したがって、このT FTのチャネル幅は80 µmである。これを窒素雰囲気 中で600℃、60時間加熱することによってセミアモ ルファス状態のシリコンとした。

8

【0041】次いで、酸素雰囲気中での酸化珪素ターゲ ットのスパッタリングによって、ゲート酸化膜となる酸 化珪素被膜を形成した。その厚さは115nmとした。 さらに、電子ピーム蒸着によって、アルミニウム被膜を 形成し、公知のフォトリソグラフィー法によってアルミ ニウム被膜および下地の酸化珪素被膜をエッチングし て、ゲート電極を形成した。エチングには反応性イオン エッチング(RIE)法を使用した。このようにして形 成したゲート電極のチャネル長は8μmとした。

【0042】そして、ゲート電極およびその配線を陽極 酸化をおこなった。陽極酸化の方法は以下のようにおこ なった。まず、容器内に3%の酒石酸のエチレングリコ ール溶液を入れ、これに5wt%のアンモニア水を加え て、pHを7.0±0.2となるように調整した。そし て、25±2℃の温度で白金電極を陰極として、ガラス 基板ごと溶液中に浸し、アルミニウム配線を直流電源の 正極に接続して、陽極酸化をおこなった。

【0043】陽極酸化では、最初に0.2~1.0mA /cm¹ の定電流を流し、100~250Vの適当な電 圧に到達した後は、電圧を一定に保ったまま、陽極酸化 を進め、電流が0.005mA/cm' まで減少した時 30 点で通電をやめて、取り出した。本発明者の実験では、 初期の定電流の値は酸化膜形成の時間にのみ影響があ り、最終的に形成される酸化膜の厚さにはほとんど影響 しないことが明らかになった。酸化膜の厚さに大きな影 響力を持つパラメータは到達最大電圧であり、例えば、 これが100V、150V、200V、250Vである ときの得られる酸化膜の厚さは、それぞれ70 nm、1 40 nm、230 nm、320 nmであった。また、こ のときには酸化されるアルミニウムの厚さの1.5倍の 酸化アルミニウムが得られることが本発明者の実験から 明らかになった。さらに、得られる酸化膜の厚さは全て の部分にわたって極めて均質であった。

【0044】その後、レーザードーピング法によってソ ース、ドレイン領域を形成した。レーザードーピング法 は以下の方法によっておこなった。使用したレーザー は、エキシマーレーザーの1種であるKrFレーザー で、その発振波長は248nmである。試料を気密性の ある容器内に配置し、95paの減圧雰囲気とせしめ、 内部にドーピングガスとしてジボラン(B, H,)、あ るいはフォスヒン (PH,) を導入して、1ショットの

ト照射した。

【0045】ドーピングガスには、P型チャネルを形成する場合には水素で希釈したジボランを用い、その流量はジボラン100sccm、水素20sccmとした。また、N型チャネルを形成する場合にはフォスヒンを用い、その流量は100sccmとした。

【0046】その後、チャネル領域の活性化を促進する目的で、水素中で250℃、30分のアニールをおこなった。そして、公知の方法によって層間絶縁膜とソース、ドレイン電極・配線を形成し、TFTを完成させた。

【0047】このようにして作製したTFTの特性例を 図9および図10に示す。図9はPチャネルTFT、図 10はNチャネルTFTである。オフセットの大きさは 直接測定することは困難であるので、ゲート電極の周囲 の酸化膜の厚さ(オフセットの大きさを十分に反映する と考えられる)によって、本発明の効果を記述する。

【0048】図9、図10から明らかなように、酸化膜の厚さが大きいほど、すなわちオフセット領域の幅が大きいほど、逆方向リーク電流やオフ電流が減少することがわかった。特にその効果はNチャネルTFTで著しいことがあきらかになった。すなわち、図から分かるように、NチャネルTFTでは、ゲイト電圧が0のときの電流(オフ電流)が、オフセット領域の形成とともに減少して、実用的なレベルにまで低下した。PチャネルTFTでは、オフ電流が低下するということはなかったが、逆方向リーク電流は著しく減少した。このようにオフセット領域を設けることによるオフ電流の減少は、図11に示される。図中でIoff はオフ電流、Iof はオン電流である。

【0049】また、オフセット領域を設けることによる TFTのしきい値電圧 (Vis) の変化は見られなかった。この様子を図12に示す。しかしながら、別の実験によると、オフセット領域が異常に大きい場合にはチャネルの形成が不連続的であるので、特性の悪化が観測された。例えば、図13に示すようにオフセット領域の幅が300nmを越えると、NチャネルでもPチャネルでも急速に電界移動度が減少した。これらの結果を考慮すると、オフセット領域の幅としては、200~400nmが適していることが明らかになった。

【0050】〔実施例3〕本発明によって得られるTFTにおいては、オフセット領域の幅によって、オフ電流だけでなく、ソース/ドレイン間の耐圧や動作速度が変化する。したがって、例えば、陽極酸化膜の厚さ等のパラメータを最適化することによって、目的に応じたTFTを作製することが出来る。しかしながら、このようなパラメータは一般に1枚の基板上に形成された個々のTFTに対して調節できるものではない。例えば、実際の回路においては、1枚の基板上に、低速動作でもよいが、高速町にのTFTと低耐圧でもよいが、高速動作の更

求されるTFTを同時に形成することが望まれる場合がある。一般に、本発明においては、オフセット領域の幅が大きいほど、オフ電流が小さく、耐圧性も向上するが、動作速度が低下するという欠点もあった。

【0051】本実施例はこのような問題を解決する1例を示す。図14(断面図)および図15(上面図)には本実施例を示す。本実施例では、特願平3-296331に記述されるような、PチャネルTFTとNチャネルTFTを1つの画素(液晶画素等『を駆動するために使明するものである。ここで、NチャネルTFTは高速性が要求され、耐圧はさほど問題とされない。一方、PチャネルTFTは、動作速度はさほど問題とされないが、オフ電流が低いことが必要とされ、場合によっては耐圧性がよいことも必要とされる。したがって、NチャネルTFTは陽極酸化膜が薄く(20~100nm)、PチャネルTFTは陽極酸化膜が厚い(250~400nm)ことが望まれる。以下にその作製工程について説明する。

【0052】図14(A)および図15(A)に示すよ うにコーニング7059を基板101として、実質真性 のアモルファスあるいは多結晶半導体、例えばアモルフ ァスシリコン膜を厚さ50nmだけ形成し、これを島状 にパターニングして、NチャネルTFT領域102とP チャネルTFT領域103を形成する。これを窒素雰囲 気中600℃で60時間アニールし、再結晶化させた。 【0053】さらに、ECRプラズマCVD法によって ゲイト酸化膜104として、酸化珪素被膜を厚さ115 nmだけ堆積し、スパッタリング法によって耐熱金属で 30 あるタンタルの被膜を厚さ500nmだけ形成し、これ をパターニングして、NチャネルTFTのゲイト電極部 105およびPチャネルTFTのゲイト電極部106を 形成した。タンタルのかわりに抵抗の小さな(不純物が 十分にドープされた) 多結晶シリコンでもよい。このと きのチャネルの大きさは長さを8μm、幅を8μmとし た。また、全てのゲイト電極・配線は図15(A)に示 されているように共通の配線150に電気的に接続され

【0054】さらに、ゲイト電極・配線150に電気を 40 通じ、陽極酸化法によって、ゲイト電極・配線105、 106の周囲(上面および側面)に酸化アルミニウムの 被膜107、108を形成した。陽極酸化は実施例2と 同じ条件でおこなった。ただし、最大電圧は50Vとと した。したがって、この工程で作製された陽極酸化膜の 厚さは約60nmである。(図14(B))

ている。

Tを作製することが出来る。しかしながら、このような [0055] 次に図15(B) において、151で示さ パラメータは一般に1 枚の基板上に形成された個々のT FTに対して調節できるものではない。例えば、実際の 回路においては、1 枚の基板上に、低速動作でもよいが、高速動作の要 50 が、このときには最大電圧は250 Vまで上げた。その

12

結果、配線105には電流が流れないので、何の変化も生じなかったが、配線106には電流が流れるため、ゲイト配線106の周囲に厚さ約300nmの酸化タンタル皮膜109が形成された。(図14(C))

【0056】その後、イオンドーピング法によって、不純物を島状半導体102および103に導入した。公知のCMOS技術を採用することにより、半導体領域102にはリン(P)を、半導体領域103には硼素(B)を導入した。イオンドーピングのエネルギーは5keVととした。本発明人らの知るところでは、このエネルギーが10keVを越えると、不純物拡散領域の活性化をおこなうためには、600℃以上の高温が必要とされたが、そのようなプロセスでは製品の歩留りを高くすることが非常に難しかった。しかしながら、イオンドーピングのエネルギーが10keV以下であれば、600℃以下、例えば450~500℃で十分に抵抗の低い状態とすることが出来た。

【0057】イオンドーピングの後、窒素雰囲気中で、500℃のアニールを30時間おこなうことによって、ソース/ドレイン領域のシート抵抗を十分低くすること 20が出来た。ここまでの状態を図14(D)に示す。図から明らかなように、左側のTFTのオフセットの幅は小さく、また、右側のTFTのオフセットの幅は大きい。その後、公知の技術によって、金属配線106や150の必要な箇所(例えば152や153)を切断し、さらに、層間絶縁膜を形成し、コンタクトホールを形成し、各電極に配線(例えば112や113)を形成し、図15(C)に示すように回路を完成させた。

【0058】このようにして作製された回路においては、NチャネルTFTは、オフセット領域の幅が小さく、オフ電流は若干多いが、高速性に優れていた。一方、PチャネルTFTは、高速動作は困難であったが、オフ電流が少なく、画素キャパシターに蓄積された電荷を保持する能力に優れていた。

【0059】このように1枚の基板上に機能が異なるTFTを集積しなければならない場合は他にもある。例えば、液晶表示ドライバーにおいては、シフトレジスター等の論理回路には高速TFTが、出力回路には高耐圧TFTが要求される。このような相反する目的に応じたTFTを作製する場合には本実施例で示した方法は有効で40ある。

[0060]

【発明の効果】このようにして、本発明ではゲート電極 7、の表面に陽極酸化からなる絶縁膜層を設けることで、チャネル長をゲート電極のチャネル長方向の長さよりも長くなり、チャネル領域の両側部にゲート電極による電界 72のかからないあるいは非常に弱い電界のかかるオフセッ 75ト領域を設けることができ、逆パイアス時のリーク電流 32を削減することが出来た。その結果、従来不可欠であっ 50 5 4

た開口率を35%以上にすることができ、より良好な表示品質を得ることができた。


【図面の簡単な説明】


(7)


- 【図1】本発明による半導体装置の構造を示す。
- 【図2】従来例による半導体装置の構造を示す。
- 【図3】従来例による半導体装置の電流電圧特性を示す。
- 【図4】本発明による半導体装置の電流電圧特性を示す。
- 【図5】従来例によるアクティブマトリクス型液晶電気 光学装置の回路構成を示す。
 - 【図6】実施例1におけるアクティブマトリクス型液晶電気光学装置の回路図を示す。
 - 【図7】実施例1におけるアクティブマトリクス型液晶電気光学装置の構造を示す。
 - 【図8】実施例1におけるアクティブマトリクス型液晶 電気光学装置の作製工程を示す。
 - 【図9】実施例2におけるPチャネルTFTの電流電圧 特性を示す。
- 0 【図10】実施例2におけるNチャネルTFTの電流電 圧特性を示す。
 - 【図11】実施例2におけるドレイン電流の陽極酸化膜 厚依存性を示す。
 - 【図12】実施例2におけるしきい値電圧の陽極酸化膜 厚依存性を示す。
 - 【図13】実施例2における電界移動度の陽極酸化膜厚 依存性を示す。
 - 【図14】実施例2におけるTFT作製工程の断面図を示す。
- 30 【図15】実施例2におけるTFT作製工程の上面図を 示す。


【符号の説明】


9, 25	絶縁基板
8, 24, 52	プロッキング層
3, 19, 67, 68	チャネル領域
10.28	チャネル長
4, 20, 59, 62	ソース領域
5, 21, 60, 63	ドレイン領域
2, 17, 55, 57	ゲート絶縁膜
1, 15, 65, 66	ゲート電極
16.64	酸化物層
6.22	ソース電極
7, 23	ドレイン電極
12,69	層間絶緣膜
5 1	ガラス基板
7 2	コンタクト
7 5	画素電極
3 2	電荷保持用コンデンサー
5 3	NTFT用半導体層
5 4	PTFT用半導体層















【図15】



フロントページの続き

(72)発明者 竹村 保彦

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 張 宏勇

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 魚地 秀貴

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 根本 英樹

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内